本文提出了一种多普勒辅助调频连续波 (FMCW) 雷达, 该雷达兼具FMCW的精确距离分辨能力和多普勒雷达的高灵敏度, 可满足室内场景的多功能应用需求. 论文对关键接收模块 (包括低噪声放大器、混频器、本地振荡器放大器和模拟基带电路) 产生的低频噪声贡献进行了全面分析. 提出了一种“射频+本振+基带”联合噪声系数改进方法, 以有效抑制低频噪声. 为了最大限度地减少基于电荷泵的分数N锁相环中的调频误差, 采用了一种嵌套型锁相环架构及协同优化的环路参数选择方法, 显著提高了啁啾线性度. 该多普勒辅助FMCW雷达采用55 nm 互补金属氧化物半导体工艺制造, 在10 Hz和1 kHz频率下, 分别实现了32 dB和12 dB的噪声系数, 并在3.52 GHz的啁啾带宽内, 实现了0.0039%的啁啾线性度, 从而实现最大检测距离为19.41 m和距离分辨率为4.7 cm. 该雷达芯片面积为12.7 mm2, 在3.3 V电源电压下, FMCW模式功耗为594 mW, 多普勒模式功耗为432 mW.
实现了一款适用于77 GHz频段毫米波汽车雷达收发机的高动态范围、增益精细化调控模拟基带电路 (ABB). 为了适应汽车雷达从近距离 (15 m) 到远距离 (250 m) 的探测距离, 采用Butterworth滤波器在400 kHz至20 MHz信号带宽内实现10~57 dB的增益连续可调, 并提出增益精细化控制策略, 以2.5 dB/step进行增益调节, 将输出信号幅值精确稳定在460~740 mV. 采用反馈式直流失调 (DC offset) 消除环路, 有效抑制环路中的DC offset. 数模混合型反馈式自动增益控制 (AGC) 确保信号幅值快速变化时, 其稳定时间在160 μs内. 在输出级设计上, 实现高线性度源跟随器, 在保证信号低失真传输的同时, 增强ABB的输出驱动能力. 测试结果表明: 2.5 V电源电压下, 模拟基带可实现在400 kHz至20 MHz全工作频段下, 10~57 dB的宽范围自动增益调谐. 最高档位增益下, 电路在400 kHz和20 MHz处的噪声系数分别为42.4 dB和33.1 dB.
调频连续波 (FMCW) 毫米波雷达因其高分辨率、强穿透能力与低功耗特性, 在自动驾驶、安防监控等领域广泛应用. 然而, 传统的基于二维快速傅里叶变换 (2D-FFT) 的目标检测方法在处理大规模中频数据时, 计算复杂度高、耗时长, 难以满足毫秒级实时性需求. 针对上述问题, 本文提出一种基于Lanczos压缩的恒虚警检测加速方法, 并部署在FPGA (Field Programmable Gate Array)上. 该方法通过Krylov子空间投影逼近主成分向量, 能够实现从$ O\left(NM\mathrm{log}(NM\right)) $到$ O\left(NM\right) $的复杂度下降. 算法在主成分投影后采用一维CFAR (Constant False Alarm Rate)获取候选点, 并结合精简的二维CFAR窗口进行目标确认, 能有效降低运算量并保持检测精度. 在Xilinx XC7Z020CLG400 FPGA平台上的实测结果表明, 该方案在处理256×512矩阵时耗时为0.36 ms, 平均功耗仅0.76 W. 在公开数据集与模拟多目标场景下, 系统实现了0.48%的平均虚警率和2.93%的漏检率, 验证了所提方法的高精度、低耗时和高能效特性. 该研究为毫米波雷达实时目标检测提供了一种高性能、低功耗的硬件实现方案, 具有广阔的工程应用前景.
提出了一种应用于调频连续波 (FMCW) 雷达处理系统的全维度数据压缩方法及其硬件实现方案. 随着FMCW雷达在测量精度与分辨能力方面的需求不断提升, 系统所产生的数据量急剧增长, 对数据传输带宽与存储资源造成了显著压力. 为应对这一挑战, 本文设计了一种基于k阶指数哥伦布编码 (EGE) 的雷达数据压缩算法. 该算法首先利用指数哥伦布编码对原始数据进行预压缩, 以降低数据的统计冗余; 随后采用自适应有效位截断策略, 对预压缩后的数据进一步处理, 实现位宽对齐与压缩优化. 该方法适用于FMCW雷达系统中的全维度数据格式, 具备良好的适应性与较高的压缩效率, 能够满足实时数据处理的要求, 并且结构简单、易于硬件实现. 实验结果表明, 所提出的压缩算法可实现存储消耗降低50%以上, 在基本保持数据质量的前提下, 显著提升了系统的数据处理效率与传输能力, 具有良好的工程应用前景.
随着公共安全形势的日益复杂化, 室内安检对成像精度与实时性的需求持续提升. 传统的X射线及毫米波成像系统在安全性、分辨率及抗干扰能力方面存在不足, 近场合成孔径雷达凭借高分辨率与非接触优势成为重要发展方向. 后向投影算法虽然可实现精确聚焦, 但是散斑噪声显著影响图像质量, 限制其在工程领域的应用. 针对这一问题, 本文提出了一种面向后向投影成像的快速滤波策略及硬件化方案. 在算法层面, 通过积分图像快速计算局部统计量, 并结合自适应γ滤波建模, 实现高效散斑抑制, 同时清晰保留图像的边缘细节信息; 在硬件层面, 采用图像分块、多单元并行复用及流水线架构, 加速滤波运算并降低延时, 同时通过邻域扩展解决分块边缘失真问题. 实验表明, 该方法在300×300孔径数据场景下将滤波时间由600.78 ms缩短至6.67 ms, 等效视数由5.19提升至11.47, 边缘结构偏差由0.19降至0.13, 峰值信噪比达到39.27 dB, 显著优于传统的Lee滤波或者Kuan滤波. 硬件实现结果表明, 该架构在资源利用率和实时性方面均具优势, 验证了其在高效、可扩展的室内合成孔径雷达成像滤波中的实用性, 为新一代室内安检系统提供了可靠的技术支撑.
合成孔径雷达在近场高分辨率成像领域具有广泛应用前景, 尤其在自动驾驶、工业无损检测及安防安检等场景中展现出独特优势. 然而, 传统高分辨率合成孔径雷达 (SAR) 成像依赖大点数二维快速傅里叶变换 (FFT) (如1024×1024), 导致计算复杂度高, 内存带宽需求大, 难以在资源受限的嵌入式平台 (如FPGA或SoC) 上实现实时处理. 针对这一挑战, 本文提出了一种低复杂度毫米波SAR成像算法, 并给出了其FPGA实现方案. 该方案首先将前端距离维与方位维FFT点数由1024降至512, 显著降低计算负载; 随后在频域对匹配滤波结果进行中心对齐零填充, 实现无乘法开销的图像上采样; 最后引入三点抛物线距向亚bin补偿技术, 补偿因降维引入的栅格失配误差. 为验证所提方法的有效性, 基于TI的 AWR1843毫米波雷达芯片, 搭建了一套完整的近场SAR数据采集系统, 涵盖雷达控制、机械扫描、数据采集与传输等模块, 并在真实金属目标上开展成像实验. 实验结果表明, 与1024×1024全分辨率基准方法相比, 本文方法在FPGA实现中可将DSP48资源消耗降低55.9%, DDR带宽需求减少50%; 同时在相同像素网格下实现高度一致的视觉效果与结构相似性, 峰值旁瓣比 (PSLR) 退化小于0.25 dB, 结构相似性 (SSIM) 达0.96. 本工作为资源受限平台上的高性能毫米波SAR成像提供了可行的工程解决方案.
随着集成电路工艺逐步进入后摩尔时代, 单纯依赖晶体管尺寸微缩所带来的性能与能效提升已难以持续, 能效问题正日益成为制约芯片性能提升和应用扩展的关键因素. 尤其在以边缘计算为代表的新兴应用场景中, 受限于功耗预算、面积成本与实时性要求, 芯片设计面临更加严苛且多样化的约束条件. 在此背景下, 先进互补金属氧化物半导体 (Complementary Metal-Oxide-Semiconductor, CMOS) 芯片设计的优化重心正由以工艺演进为主, 转向以电路、架构与系统层面协同优化为核心的设计驱动路径. 本文围绕面向边缘计算的CMOS高能效芯片设计与优化问题, 系统综述了设计层面的关键技术与方法体系. 首先, 从后摩尔时代的技术背景出发, 分析了能效瓶颈的内在成因及其在低功耗场景下的表现特征. 随后, 按照电路层、架构层以及新兴计算范式的组织逻辑, 系统梳理了支撑高能效边缘计算的关键设计方法. 在此基础上, 结合人工智能推理、边缘智能与物联网以及通信与信号处理等典型边缘应用场景, 深入分析了不同应用约束下能效瓶颈的形成机理及相应的设计权衡策略. 最后, 本文总结了面向边缘计算的高能效CMOS芯片设计所面临的关键挑战, 并对未来发展趋势进行了展望, 旨在为后摩尔时代复杂应用约束下的高能效边缘计算芯片设计提供系统性的技术参考与思路借鉴.
中文核心期刊
